在下图中如果输入输出均有电容耦合，则将RG的阻值由10MΩ替换为1MΩ时，栅极直流电压将会（），漏极直流电流将会（），输入电阻将会（）。

‏verilogHDL中已经预先定义了的门级原型的符号有（）。

‎CS、CG和CD三种组态中，最适合做电压放大器的还是CS放大器。

MOSFET做放大器，要想正常工作只需用电路提供合理的偏置使其工作在饱和区即可。‌‌‌

现在定义了一个1位的加法器addbit（ci，a，b，co，sum），模块的结果用表达式表示为{co，sub}=a+b+ci，其中a，b为两个加数，ci为来自低位的进位，sum为和，co为向高位的进位，如果以此1位加法器构建四位加法器，同时定义顶层模块中的端口信号和中间变量的定义：下面通过层次调用的方式进行逻辑实现中的表达式正确的是（）。

CD放大器具有较（）的输入电阻和较（）的输出电阻。‌‍‌‍‌

‎6位7段数码管动态显示模块如图，要求人眼看到所有数码管同时显示各自对应的数字，控制数码管位选信号的动态扫描时钟信号频率约为多少？（）

‌CS放大器中引入源极电阻RS，其作用有（）。‎

一块通用面包板，公共条是三•四•三分段连通型，那么这块板上最多有（）个插孔在内部是连通在一起的。

‌MOSFET源极漏极间的长度L越大，沟道长度调制效应越明显。​‌​