填空题PLD是指（）逻辑器件。
您可能感兴趣的试卷
你可能感兴趣的试题
1.填空题ASIC是指（）应用集成电路。
2.填空题JTAG是指联合（）行动组。
3.单项选择题在QuartusII中，下述哪一个是MAXpluseII中没有的功能（）
A.综合
B.布局布线
C.仿真
D.功耗分析
4.单项选择题下述宏模块哪个不包括在MAXpluseII运算电路宏模块中（）
A.加法器
B.译码器
C.分频器
D.减法器
5.单项选择题下述宏模块哪个不包括在MAXpluseII时序电路宏模块中（）
A.触发器
B.译码器
C.计数器
D.分频器
6.多项选择题在VHDL语言中，描述时序电路程序的执行条件的时钟信号通常采用下述哪两种方式（）
A.敏感信号为时钟信号
B.用WAIT ON语句等待时钟
C.用IF条件语句判断
D.用WAIT FOR语句等待时间到
7.单项选择题在信号属性函数中，s’LAST_ACTIVE表示：该属性函数运行后将返回下述哪一类值（）
A.时间值
B.信号值
C.变量值
D.布尔量
8.单项选择题在信号属性函数中，s’LAST_EVENT表示：该属性函数运行后将返回下述哪一类值（）
A.时间值
B.信号值
C.变量值
D.布尔量
9.单项选择题在信号属性函数中，s’ACTIVE——如果在当前一个相当小的时间间隔内，信号发生了改变，则函数将返回（）
A.时间值
B.信号值
C.变量值
D.布尔量
10.单项选择题在信号属性函数中，s’EVENT表示：如果在当前一个相当小的时间间隔内，事件发生了，则函数将返回（）
A.时间值
B.信号值
C.变量值
D.布尔量
最新试题
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
题型：单项选择题
电路结构如图所示，该电路是（）。
题型：单项选择题
如图电路，描述正确的是（）。
题型：单项选择题
数字设计的层次主要有（）。
题型：多项选择题
已知有二输入逻辑门，只有当输X和Y都为1时，输出F才为1，则X，Y与F的逻辑关系为（）。
题型：单项选择题
构成数字电路最基本的器件主要有（）。
题型：多项选择题
CC4000系列的CMOS门电路不能直接接（）系列的门电路。
题型：单项选择题
输出端不能直接线与的门电路有（）。
题型：单项选择题
如图所示，则F=（）。
题型：多项选择题
已知函数F（A，B，C，D）=（AB’）’+（C’D+B’C）’，则其最简表达式为（）。
题型：单项选择题