判断题电平异步时序逻辑电路中各反馈回路之间的竞争是由于状态编码引起的。
您可能感兴趣的试卷
最新试题
对于D触发器,如果时钟频率为10MHz,输出信号Q的频率可能是()MHz。
题型:多项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
构成数字电路最基本的器件主要有()。
题型:多项选择题
下图逻辑单元实现的功能为()。
题型:单项选择题
为实现将D触发器转换为T触发器,下图所示电路的虚框内应是()。
题型:单项选择题
如图电路实现的逻辑函数是()。
题型:多项选择题
若n个变量的同或运算和异或运算结果相同,则n为奇数()
题型:判断题
要使CMOS门输入高电平,不能使用的方法为()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
题型:单项选择题
如图所示电路论述正确的是()。
题型:多项选择题