问答题试设计一个具有高电平使能控制的2线-4线译码器。
您可能感兴趣的试卷
你可能感兴趣的试题
1.问答题试比较C语言和VHDL语言的区别。
2.问答题用元件例化的方式设计一个三输入与门？
3.问答题元件例化的作用是什么？
4.问答题顺序语句和并行语句的主要区别是什么？
5.问答题在VHDL中有几种数据对象？分别是什么？
7.问答题试说明条件信号赋值语句与IF语句的异同。
8.问答题函数和过程的作用是什么？有什么区别？
10.问答题
给出逻辑图的逻辑函数表达式，并列出真值表。
最新试题
为实现将D触发器转换为T触发器，下图所示电路的虚框内应是（）。
题型：单项选择题
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
题型：单项选择题
输出端不能直接线与的门电路有（）。
题型：单项选择题
要使TTL与非门变成反相器，多余的输入端不能采用的方法为（）。
题型：单项选择题
两个二进制数的补码相加，有溢出的是（）。
题型：多项选择题
二进制加法运算包含的输入、输出变量有（）。
题型：多项选择题
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
题型：单项选择题
如图电路，描述正确的是（）。
题型：单项选择题
构成数字电路最基本的器件主要有（）。
题型：多项选择题
如图，是151的电路设计，其中输入端的使用了6个反相器，而实现逻辑功能应该可以省掉三个，为什么这么设计（）。
题型：单项选择题