试用Weinberger阵列结构实现下列逻辑表达式：

问答题 试用Weinberger阵列结构实现下列逻辑表达式：

1.问答题 用预充电逻辑设计

画出电路图。若电路内部结点电容C=5fF，负载电容C_L=10fF.V_DD=1V，试由下图输入信号画出的波形，并标出相应的电压值。

2.问答题试用两输入LUT单元实现逻辑式：Z=AB+CD

3.问答题试用多米诺方法实现下列逻辑方程：R=AB+BC+AC

4.问答题 画出图中版图的电路原理图。

5.问答题 画出图中版图的电路原理图。

6.问答题某CMOS微处理器有40万支晶体管，工作在20MHz频率下，工作电压为5V。假设该微处理器是由五个晶体管组成的基本门实现的，每个基本门的负载为0.1pF，试计算该芯片的动态功耗。这种计算方法是否正确？如果不正确，试提出改正方案。

7.问答题假设某电路的负载等价于500个标准反相器，且标准反相器的本征门延迟时间为t_pd，试计算：用两级放大反相器驱动负载的延迟时间。

8.问答题假设某电路的负载等价于500个标准反相器，且标准反相器的本征门延迟时间为t_pd，试计算：用优化设计的逐级放大反相器链驱动负载的延迟时间t_cas，并给出放大器的级数N。

9.问答题假设某电路的负载等价于500个标准反相器，且标准反相器的本征门延迟时间为t_pd，试计算：用标准反相器直接驱动负载的延迟时间t_dir。

10.问答题四级反相器逐级相联，第一级为标准尺寸CMOS反相器，若后一级反相器的几何尺寸均为前一级的2倍（指栅宽），且最后一级反相器驱动的负载电容就等于最后一级反相器的栅电容，试计算信号通过四级反相器链的延迟时间。（设标准反相器的本征门延迟时间为）

假设标准尺寸反相器的尺寸为：