判断题设计包含无关条件的组合逻辑电路时,利用无关最小项的随意性有利于输出函数化简。
您可能感兴趣的试卷
最新试题
两个二进制数的补码相加,有溢出的是()。
题型:多项选择题
当共阴极7段数码管显示2的时候,输出应该为()。
题型:单项选择题
要使CMOS门输入高电平,不能使用的方法为()。
题型:单项选择题
BCD码译码器如果不允许输入大于9的数值的时候,当输入10时,输出为()。
题型:单项选择题
下图逻辑单元实现的功能为()。
题型:单项选择题
为实现将D触发器转换为T触发器,下图所示电路的虚框内应是()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
如图电路,描述正确的是()。
题型:单项选择题
如图,此电路的输入端I0_L是低电平有效,输出A2A1A0是高电平有效,AVALID有效表示的是()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
题型:单项选择题