A.3
B.4
C.5
D.10
您可能感兴趣的试卷
你可能感兴趣的试题
A.固定；可编程
B.可编程；固定
C.固定；固定
D.可编程；可编程
A.译码器
B.编码器
C.全加器
D.寄存器
下列时序电路的状态图中，具有自启动功能的是（）
A.A
B.B
C.C
D.D
图示ROM阵列逻辑图，当地址为A1A0=10时，该字单元的内容为（）
A.1110
B.0111
C.1010
D.0100
函数F=
+AB转换成或非－或非式为（）
A.A
B.B
C.C
D.D
A.F=AB
B.F=A+B
C.A+BC
D.F=B+C
逻辑函 
，当变量的取值为（）时，将出现竞争冒险现象。
A.B=C=1
B.B=C=0
C.A=1，C=0
D.A=0，B=0
一个3：8线的地址译码器（74LS138），其控制信G1、
的组合为（）时才对输入进行译码。
A.110
B.101
C.111
D.100
A.2
B.3
C.4
D.5
A.JK=00
B.JK=01
C.JK=10
D.JK=11
最新试题
十进制数22.37对应的二进制数是（）。
如图，是151的电路设计，其中输入端的使用了6个反相器，而实现逻辑功能应该可以省掉三个，为什么这么设计（）。
约束项在函数化简时可以当作1，是因为在实际电路中，这种输入组合根本不可能会让其发生。
如图所示电路论述正确的是（）。
为实现将D触发器转换为T触发器，下图所示电路的虚框内应是（）。
要使CMOS门输入高电平，不能使用的方法为（）。
逻辑函之间满足（）关系。
数字设计的层次主要有（）。
对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。
两个二进制数的补码相加，有溢出的是（）。