图示ROM阵列逻辑图，当地址为A1A0=10时，该字单元的内容为（）
A.1110
B.0111
C.1010
D.0100
您可能感兴趣的试卷
你可能感兴趣的试题
函数F=
+AB转换成或非－或非式为（）
A.A
B.B
C.C
D.D
A.F=AB
B.F=A+B
C.A+BC
D.F=B+C
逻辑函 
，当变量的取值为（）时，将出现竞争冒险现象。
A.B=C=1
B.B=C=0
C.A=1，C=0
D.A=0，B=0
一个3：8线的地址译码器（74LS138），其控制信G1、
的组合为（）时才对输入进行译码。
A.110
B.101
C.111
D.100
A.2
B.3
C.4
D.5
A.JK=00
B.JK=01
C.JK=10
D.JK=11
A.与门
B.或门
C.非门
D.与非门
A.与项相或
B.最小项相或
C.最大项相与
D.或项相与
A.6
B.7
C.8
D.9
A.A
B.0
C.1
最新试题
关于集成块的输出单元，下列说法中正确的是（）。
如图所示，则F=（）。
如图，此电路的输入端I0_L是低电平有效，输出A2A1A0是高电平有效，AVALID有效表示的是（）。
二进制加法运算包含的输入、输出变量有（）。
要使CMOS门输入高电平，不能使用的方法为（）。
TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
利用开关代数的公理或定理，判断与（x+y’）’等价的逻辑关系为（）。
CC4000系列的CMOS门电路不能直接接（）系列的门电路。