问答题
D触发器组成的同步时序电路如下图所示,写出Q0、Q1、Q2表达式、电路状态图,并说明此电路的逻辑功能。
您可能感兴趣的试卷
你可能感兴趣的试题
5.问答题
用代数法将逻辑函数F化简为最简“与或”表达式。
7.问答题双稳态触发器的基本特征是什么?
9.问答题请说出SRAM和DRAM在本质上的不同。
10.问答题ispLSI器件一般包括哪些主要部分?
最新试题
电路结构如图所示,该电路是()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
要使CMOS门输入高电平,不能使用的方法为()。
题型:单项选择题
当共阴极7段数码管显示2的时候,输出应该为()。
题型:单项选择题
如图,此电路的输入端I0_L是低电平有效,输出A2A1A0是高电平有效,AVALID有效表示的是()。
题型:单项选择题
利用开关代数的公理或定理,判断与(x+y’)’等价的逻辑关系为()。
题型:单项选择题
十进制数22.37对应的二进制数是()。
题型:单项选择题
BCD码译码器如果不允许输入大于9的数值的时候,当输入10时,输出为()。
题型:单项选择题
逻辑函之间满足()关系。
题型:多项选择题
为实现将D触发器转换为T触发器,下图所示电路的虚框内应是()。
题型:单项选择题