‍利用开关代数的公理或定理，判断与（x+y’）’等价的逻辑关系为（）。

‌当共阴极7段数码管显示2的时候，输出应该为（）。

电路结构如图所示，该电路是（）。

要使CMOS门输入高电平，不能使用的方法为（）。

TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。

关于集成块的输出单元，下列说法中正确的是（）。

约束项在函数化简时可以当作1，是因为在实际电路中，这种输入组合根本不可能会让其发生。

若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。

对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。

‎如图电路，描述正确的是（）。