‌如图所示电路论述正确的是（）。

‎如图电路，描述正确的是（）。

如图，是151的电路设计，其中输入端的使用了6个反相器，而实现逻辑功能应该可以省掉三个，为什么这么设计（）。

如图，此电路的输入端I0_L是低电平有效，输出A2A1A0是高电平有效，AVALID有效表示的是（）。

‍若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）相当于（）个内部标准门级联的延迟时间。

已知函数F（A，B，C，D）=（AB’）’+（C’D+B’C）’，则其最简表达式为（）。

若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。

输出端不能直接线与的门电路有（）。

​构成数字电路最基本的器件主要有（）。

‏十进制数178.5对应的余3码是（）。