单项选择题将一个时间上连续变化的模拟量转换为时间上（离散的模拟量的过程称为（）。
A.采样
B.量化
C.保持
D.编码
您可能感兴趣的试卷
你可能感兴趣的试题
1.问答题
用1024×1的RAM接成1024×8的RAM。
4.单项选择题PROM的与陈列（地址译码器）是（）。
A.全译码可编程阵列
B.全译码不可编程阵列
C.非全译码可编程阵列
D.非全译码不可编程阵列
5.单项选择题欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（）。
A.4
B.2
C.3
D.8
6.单项选择题欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为（）。
A.1
B.2
C.3
D.8
7.单项选择题若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有（）条。
A.8
B.16
C.32
D.256
8.单项选择题寻址容量为16K×8的RAM需要（）根地址线。
A.4
B.8
C.14
D.16
E.16K
9.单项选择题要构成容量为4K×8的RAM，需要（）片容量为256×4的RAM。
A.2
B.4
C.8
D.32
10.多项选择题一个容量为1K×8的存储器有（）个存储单元。
A.8
B.8K
C.8000
D.8192
最新试题
输出端不能直接线与的门电路有（）。
题型：单项选择题
逻辑函之间满足（）关系。
题型：多项选择题
对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。
题型：多项选择题
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
题型：单项选择题
电路结构如图所示，该电路是（）。
题型：单项选择题
二进制加法运算包含的输入、输出变量有（）。
题型：多项选择题
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）相当于（）个内部标准门级联的延迟时间。
题型：单项选择题
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
题型：单项选择题
TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。
题型：判断题
要使CMOS门输入高电平，不能使用的方法为（）。
题型：单项选择题