对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=（）
A.A
B.B
C.C
D.D
您可能感兴趣的试卷
你可能感兴趣的试题
对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（）
A.A
B.B
C.C
D.D
A.CT74S肖特基系列
B.CT74LS低功耗肖特基系列
C.CT74L低功耗系列
D.CT74H高速系列
A.微功耗
B.高速度
C.高抗干扰能力
D.电源范围宽
A.降低饱和深度
B.增加饱和深度
C.采用有源泄放回路
D.采用抗饱和三极管
要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）
A.A
B.B
C.C
D.D
TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。
A.A
B.B
C.C
D.D
A.与非门
B.三态输出门
C.集电极开路门
D.漏极开路门
A.全部输入是0
B.全部输入是1
C.任一输入为0，其他输入为1
D.任一输入为1
A.全部输入是0
B.任一输入是0
C.仅一输入是0
D.全部输入是1
逻辑函数
=（）
A.A
B.B
C.C
D.D
最新试题
BCD码译码器如果不允许输入大于9的数值的时候，当输入10时，输出为（）。
为实现将D触发器转换为T触发器，下图所示电路的虚框内应是（）。
要使CMOS门输入高电平，不能使用的方法为（）。
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
二进制加法运算包含的输入、输出变量有（）。
输出端不能直接线与的门电路有（）。
如图所示电路论述正确的是（）。
已知有二输入逻辑门，只有当输X和Y都为1时，输出F才为1，则X，Y与F的逻辑关系为（）。
对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。
如图电路实现的逻辑函数是（）。