A.加法、减法及加减可逆
B.同步和异步
C.二、十和N进制
D.摩尔型和米里型
您可能感兴趣的试卷
你可能感兴趣的试题
A.JK触发器
B.3/8线译码器
C.移位寄存器
D.十进制计数器
A.A+BC=(A+B)(A+C)
B.A+A=0
C.AB=A+B
D.A+AB=A+B
A.R=0,S=0
B.R=0,S=1
C.R=1,S=0
D.R=1,S=1
已知某电路的真值表如下,该电路的逻辑表达式为()。
A.Y=C
B.Y=ABC
C.Y=AB+C
D.Y=BC+C
A.CMOS
B.TTL
C.主从或维持阻塞
D.没有记忆功能
E.边沿JK或边沿
F.触发器
G.同步RS触发器
A.都接高电平“1”
B.都接低电平“0”
C.逻辑符号有小圆圈时,不用时接高电平“1”,没有小圆圈时,不用时接低电平“0”
D.没有记忆功能
A.有
B.无
C.时有时无
D.不确定
A.基本RS触发器
B.D锁存器
C.主从JK触发器
D.边沿JK触发器
A.00
B.01
C.10
D.11
A.S=0,R=1
B.S=1,R=0
C.S=1,R=1
D.S=0,R=0
最新试题
利用开关代数的公理或定理,判断与(x+y’)’等价的逻辑关系为()。
要使CMOS门输入高电平,不能使用的方法为()。
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
如图电路实现的逻辑函数是()。
二进制加法运算包含的输入、输出变量有()。
使用74HC138实现逻辑函数正确的是()。
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
要使TTL与非门变成反相器,多余的输入端不能采用的方法为()。
BCD码译码器如果不允许输入大于9的数值的时候,当输入10时,输出为()。
两个二进制数的补码相加,有溢出的是()。