填空题组合逻辑电路由()电路组成。
您可能感兴趣的试卷
你可能感兴趣的试题
1.填空题半加器是指两个()相加。
2.填空题全加器是一种实现()功能的逻辑电路。
6.填空题化简多输出函数的关键是()
9.填空题F=A+BC的最小项为()
10.填空题常见的化简方法有()三种。
最新试题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
题型:单项选择题
CC4000系列的CMOS门电路不能直接接()系列的门电路。
题型:单项选择题
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
题型:判断题
与模拟电路相比,数字系统的优越性主要体现在()。
题型:多项选择题
逻辑函之间满足()关系。
题型:多项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
题型:单项选择题
对于D触发器,如果时钟频率为10MHz,输出信号Q的频率可能是()MHz。
题型:多项选择题
BCD码译码器如果不允许输入大于9的数值的时候,当输入10时,输出为()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题