A.50
B.60
C.80
D.100
您可能感兴趣的试卷
你可能感兴趣的试题
A.截止区
B.放大区
C.饱和区
D.以上都可以
A.发射结正偏,集电结反偏
B.发射结,集电结均正偏
C.发射极,集电结均反偏
D.发射结反偏,集电结正偏
A.正常
B.短路
C.断路
D.被击穿
A.P型半导体和N型半导体材料本身不带电
B.P型半导体中,由于多数载流子为空穴,所以它带正电
C.N型半导体中,由于多数载流子为自由电子,所以它带负电
D.N型半导体中,由于多数载流子为空穴,所以它带负电
由理想二极管组成的电路如图所示,其A、B两端的电压为()。
A.+6V
B.-6V
C.-18V
D.+18V
A.空穴
B.自由电子
C.自由电荷
D.空穴和自由电子
A.正向
B.双向
C.单向
D.反向
A.锗
B.塑料
C.铜
D.云母
A.输入电阻小,输出电阻大
B.输入电阻小,输出电阻小
C.输入电阻大,输出电阻小
D.输入电阻大,输出电阻大
A.截止区
B.放大区
C.饱和区
D.击穿区
最新试题
CD放大器因为源极输出信号几乎与栅极输入信号变化一致,因此被称为“源极跟随器”。
用作电压放大器时,CS放大器不合适的参数为()。
在对数字钟计时、校时模块进行仿真时,设秒信号的周期为10ns,若要观察24时制计数是否正确,那么在复位信号无效,计时使能信号有效的情况下,仿真需运行多长时间?()
数字频率计设计中的测频计数模块共有多少个状态?()
CS、CG和CD三种组态中,最适合做电压放大器的还是CS放大器。
若某放大器的输入信号为电压信号,输出信号为电流信号,则以下描述正确的有()。
verilogHDL中已经预先定义了的门级原型的符号有()。
一块通用面包板,公共条是三•四•三分段连通型,那么这块板上最多有()个插孔在内部是连通在一起的。
CD放大器具有较()的输入电阻和较()的输出电阻。
已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()