填空题组合逻辑电路的设计过程与()过程相反。
您可能感兴趣的试卷
你可能感兴趣的试题
1.填空题组合逻辑电路由()电路组成。
2.填空题半加器是指两个()相加。
3.填空题全加器是一种实现()功能的逻辑电路。
7.填空题化简多输出函数的关键是()
10.填空题F=A+BC的最小项为()
最新试题
利用开关代数的公理或定理,判断与(x+y’)’等价的逻辑关系为()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
输出端不能直接线与的门电路有()。
题型:单项选择题
已知有二输入逻辑门,只有当输X和Y都为1时,输出F才为1,则X,Y与F的逻辑关系为()。
题型:单项选择题
使用74HC138实现逻辑函数正确的是()。
题型:单项选择题
如图电路,描述正确的是()。
题型:单项选择题
下图逻辑单元实现的功能为()。
题型:单项选择题
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
题型:判断题
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
题型:单项选择题