A.正弦信号
B.三角波信号
C.格雷码信号
D.数字图像信号
您可能感兴趣的试卷
你可能感兴趣的试题
A.+5,自由电子
B.+5,空穴
C.+3,自由电子
D.+3,空穴
A.+5,自由电子
B.+5,空穴
C.+3,自由电子
D.+3,空穴
A.理想二极管
B.恒压降模型
C.折线模型
D.数学模型
限幅电路如图所示,稳压对管参数为VD(on)=0.7V,VZ =7.3V,rZ=0Ω,则其设定的输出信号上下限为()。
A.-7.3V,7.3V
B.-7.3V,8V
C.-8V,7.3V
D.-8V,8V
限幅电路如图所示,其设定的幅度上下限为()。
A.3V,6V
B.3.7V,6.7V
C.-3V,6V
D.-3.7V,6.7V
A.0V
B.半波整流后的波形
C.幅度减小的波形
D.不受影响的波形
A.25Hz
B.50Hz
C.100Hz
D.0Hz
A.数学模型
B.恒压降模型
C.折线模型
D.理想二极管模型
A.数学模型
B.理想二极管模型
C.折线模型
D.恒压降模型
A.直流量
B.交流量
C.瞬时量
D.正弦量有效值的相量
最新试题
MOSFET源极漏极间的长度L越大,沟道长度调制效应越明显。
CS、CG和CD三种组态中,最适合做电压放大器的还是CS放大器。
现在定义了一个1位的加法器addbit(ci,a,b,co,sum),模块的结果用表达式表示为{co,sub}=a+b+ci,其中a,b为两个加数,ci为来自低位的进位,sum为和,co为向高位的进位,如果以此1位加法器构建四位加法器,同时定义顶层模块中的端口信号和中间变量的定义:下面通过层次调用的方式进行逻辑实现中的表达式正确的是()。
已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()
以下哪个MOS放大器组态结构最适合用在电压信号处理系统的最后一级?()
当VGS=0时,能够导通的MOS管为()
在使用verilog描述一个二选一的数据选择器时,使用一条语句来进行描述assign out1=(sel &b)∣(~sel &a),这条语句对应的是()。
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足够大。输入输出信号均通过电容耦合进行传输(注意图中未画出电容),要实现增益为15倍的放大电路,则RD=()kΩ。
某次电路实验中,一同学按如下电路图连接电路,完成实验。其中D0,D1端为输入端,S0与S1为输出端。在实验过程中,该同学观测到输出端S0,S1端输出电平分别为逻辑高电平,逻辑低电平。请问此刻电路输入端D0,D1电平可能分别为()。
TTL或非门组成的逻辑电路如图所示,当输入为以下哪种状态时会出现冒险现象?()