A.真值表
B.状态表
C.状态图
D.逻辑表达式
您可能感兴趣的试卷
你可能感兴趣的试题
A.4入4出
B.8入8出
C.8入4出
D.8入5出
A.2
B.3
C.4
D.5
A.基本R-S触发器
B.D触发器
C.J-K触发器
D.T触发器
A.3个
B.4个
C.5个
D.10个
A.减少电路中的触发器
B.提高电路速度
C.提高电路可靠性
D.减少电路中的逻辑门
A.同时为0
B.同时为1
C.同时改变
D.同时出现
A.模拟信号
B.电平信号
C.脉冲信号
D.时钟脉冲信号
A.时钟控制RS触发器
B.D触发器
C.基本RS触发器
D.JK触发器
A.2
B.3
C.6
D.8
A.00
B.01
C.10
D.11
最新试题
使用74HC138实现逻辑函数正确的是（）。
为实现将D触发器转换为T触发器，下图所示电路的虚框内应是（）。
十进制数178.5对应的余3码是（）。
二进制加法运算包含的输入、输出变量有（）。
已知有二输入逻辑门，只有当输X和Y都为1时，输出F才为1，则X，Y与F的逻辑关系为（）。
十进制数22.37对应的二进制数是（）。
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）相当于（）个内部标准门级联的延迟时间。
电路结构如图所示，该电路是（）。