A.n
B.2n
C.2n-1
您可能感兴趣的试卷
你可能感兴趣的试题
A.6
B.7
C.8
D.9
A.差动放大电路
B.集成运放电路
C.RC振荡电路
D.逻辑运算电路
比较两个两位二进制数A=A1A0和B=B1B0,当A>B时输出F=1,则F的表达式是()。
A.A
B.B
C.C
D.D
在CP作用下,欲使D触发器具有Qn+1=的功能,其D端应接()
A.1
B.0
C.Qn
D.
或非门构成的基本RS触发器,输入端SR的约束条件是()
A.A
B.B
C.C
D.D
A.8
B.2
C.3
D.4
A.译码器
B.编码器
C.全加器
D.寄存器
A.全局布线区
B.通用逻辑块
C.输出布线区
D.I/O单元
A.触发器
B.计数器
C.EPROM
D.加法器
最新试题
使用74HC138实现逻辑函数正确的是()。
已知函数F(A,B,C,D)=(AB’)’+(C’D+B’C)’,则其最简表达式为()。
二进制加法运算包含的输入、输出变量有()。
为实现将D触发器转换为T触发器,下图所示电路的虚框内应是()。
两个二进制数的补码相加,有溢出的是()。
要使TTL与非门变成反相器,多余的输入端不能采用的方法为()。
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
对于D触发器,如果时钟频率为10MHz,输出信号Q的频率可能是()MHz。
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。