在一本征硅中，掺入施主杂质，其浓度ND=2×1014cm-3。&ensp;（..._考试资料网

网站首页考试题库模拟考场智能家居网课试题

大学试题

题库首页每日一练章节练习

问答题 在一本征硅中，掺入施主杂质，其浓度N_D=2×10¹⁴cm^-3。
（1）求室温300K时自由电子和空穴的热平衡浓度值，并说明半导体为P型或N型。
（2 ）若再掺入受主杂质，其浓度N_A=3×10¹⁴cm^-3，重复（1）。
（3）若N_D=N_A=10¹⁵cm^-3，重复（1）。
（4）若N_D=10¹⁶cm^-3，N_A=10¹⁴cm^-3，重复（1）。

参考答案：

您可能感兴趣的试卷

你可能感兴趣的试题

1.单项选择题在下图中如果输入输出均有电容耦合，则将RG的阻值由10MΩ替换为1MΩ时，栅极直流电压将会（），漏极直流电流将会（），输入电阻将会（）。

A.增大，不变，减小
B.不变，增大，不变
C.不变，不变，减小
D.增大，不变，增大

点击查看答案

2.单项选择题以下哪个MOS放大器组态结构最适合用在电压信号处理系统的最后一级？‍（）

A.CS组态
B.源极带电阻的CS组态
C.CG组态
D.CD组态

点击查看答案

3.单项选择题‎数字频率计采用4个数字的BCD码计数器，若采样时间0.01s，那么它能够测量的最大频率是多少？（）

A.999.9MHz
B.99.99MHz
C.9999Hz
D.999.9KHz

点击查看答案

4.单项选择题‏在使用verilog描述一个二选一的数据选择器时，使用一条语句来进行描述assign out1=（sel &b）∣（~sel &a），这条语句对应的是（）。

A.过程描述方式
B.行为描述方式
C.数据流描述方式
D.寻迹描述方式

点击查看答案

5.单项选择题‍verilogHDL的基本结构中通常需要进行模块范围的定义，VerilogHDL的模块范围的定义的开始和结束方式是（）。

A./*...*/
B.{...}
C.begin...end
D.module...endmodule

点击查看答案

6.单项选择题在对数字钟计时、校时模块进行仿真时，设秒信号的周期为10ns，若要观察24时制计数是否正确，那么在复位信号无效，计时使能信号有效的情况下，仿真需运行多长时间？（）

A.864ms
B.12小时
C.864us
D.864s

点击查看答案

7.多项选择题‍若某放大器的输入信号为电压信号，输出信号为电流信号，则以下描述正确的有（）。‌

A.该放大器为互导放大器
B.该放大器为互阻放大器
C.理想情况下该放大器输入电阻极高
D.理想情况下该放大器输入电阻极低
E.理想情况下该放大器输出电阻极高
F.理想情况下该放大器输出电阻极低

点击查看答案

8.多项选择题可以通过新增以下哪些类型文件添加ChipScope调试IP核？（）

A.ChipScope Defintion and Connection Files
B.IP
C.Verilog Test Fixture
D.VHDL Package

点击查看答案

9.多项选择题‌10进制计数器模块在数字钟系统中可作为以下哪些模块的子模块？（）

A.60秒计数器
B.定时模块
C.校时、计时模块
D.60分计数器

点击查看答案

10.单项选择题CD放大器具有较（）的输入电阻和较（）的输出电阻。‌‍‌‍‌

A.高，高
B.高，低
C.低，高
D.低，低

点击查看答案