Moore状态机输出只是状态机当前状态的函数，Mealy状态机输出为有限状态机当前值和输入值的函数

一个最简单的VHDL语言由哪几部分组成？请简述各部分的主要功能。

编写一个4位加法计数器VHDL程序的进程（不必写整个结构框架），要求复位信号reset低电平时计数器清零，变高后，在上升沿开始工作；输入时钟信号为clk，输出为q。

signal标识符合法吗？

VHDL程序的基本结构至少应包括实体、（）两部分和对库的引用声明。

早期的可编程逻辑器件包括（）。

VHDL语言的变量和信号有什么区别？

8digital标识符合法吗？

VHDL语言构造体的描述方式有哪几种？试述各自的特点。

简述CPLD与FPGA的异同。