判断题八进制数(18)8比十进制数(18)10小。
您可能感兴趣的试卷
你可能感兴趣的试题
2.判断题8421码1001比0001大。
3.判断题方波的占空比为0.5。
4.单项选择题用二进制异步计数器从0做加法,计到十进制数178,则最少需要()个触发器。
A.2
B.6
C.7
D.8
E.10
5.单项选择题8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
6.单项选择题欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用()级触发器。
A.2
B.3
C.4
D.8
7.单项选择题一位8421BCD码计数器至少需要()个触发器。
A.3
B.4
C.5
D.10
8.单项选择题同步时序电路和异步时序电路比较,其差异在于后者()
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
9.单项选择题下列逻辑电路中为时序逻辑电路的是()
A.变量译码器
B.加法器
C.数码寄存器
D.数据选择器
10.单项选择题把一个五进制计数器与一个四进制计数器串联可得到()进制计数器。
A.4
B.5
C.9
D.20
最新试题
逻辑函之间满足()关系。
题型:多项选择题
如图所示,则F=()。
题型:多项选择题
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
题型:单项选择题
下图逻辑单元实现的功能为()。
题型:单项选择题
要使CMOS门输入高电平,不能使用的方法为()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
题型:单项选择题
与模拟电路相比,数字系统的优越性主要体现在()。
题型:多项选择题
BCD码译码器如果不允许输入大于9的数值的时候,当输入10时,输出为()。
题型:单项选择题
利用开关代数的公理或定理,判断与(x+y’)’等价的逻辑关系为()。
题型:单项选择题
关于集成块的输出单元,下列说法中正确的是()。
题型:多项选择题