判断题在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。
您可能感兴趣的试卷
你可能感兴趣的试题
4.判断题8421码1001比0001大。
5.判断题方波的占空比为0.5。
6.单项选择题用二进制异步计数器从0做加法,计到十进制数178,则最少需要()个触发器。
A.2
B.6
C.7
D.8
E.10
7.单项选择题8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
8.单项选择题欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用()级触发器。
A.2
B.3
C.4
D.8
9.单项选择题一位8421BCD码计数器至少需要()个触发器。
A.3
B.4
C.5
D.10
10.单项选择题同步时序电路和异步时序电路比较,其差异在于后者()
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
最新试题
构成数字电路最基本的器件主要有()。
题型:多项选择题
要使CMOS门输入高电平,不能使用的方法为()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
十进制数178.5对应的余3码是()。
题型:单项选择题
当共阴极7段数码管显示2的时候,输出应该为()。
题型:单项选择题
如图电路实现的逻辑函数是()。
题型:多项选择题
数字设计的层次主要有()。
题型:多项选择题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
题型:单项选择题
与模拟电路相比,数字系统的优越性主要体现在()。
题型:多项选择题
使用74HC138实现逻辑函数正确的是()。
题型:单项选择题