您可能感兴趣的试卷
你可能感兴趣的试题
A.两个稳定状态
B.一个稳定状态,一个暂稳态
C.两个暂稳态
D.记忆二进制数的功能
图示ROM阵列逻辑图,当地址为A1A0=10时,该字单元的内容为()
A.1l10
B.0111
C.1010
D.0100
图示触发器电路的特征方程Qn+1=()
A.TQn+TQn
B.TQ+TQn
C.Q
D.T
A.全加器
B.存储电路
C.译码器
D.选择器
A.
B.
C.
D.
A.前者有 2 个稳态,后者只有 1 个稳态
B.前者没有稳态,后者有 2 个稳态
C.前者没有稳态,后者只有 1 个稳态
D.两者均只有 1 个稳态,但后者的稳态需要一定的外界信号维持
最新试题
十进制数178.5对应的余3码是()。
如图,此电路的输入端I0_L是低电平有效,输出A2A1A0是高电平有效,AVALID有效表示的是()。
逻辑函之间满足()关系。
构成数字电路最基本的器件主要有()。
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
已知函数F(A,B,C,D)=(AB’)’+(C’D+B’C)’,则其最简表达式为()。
要使CMOS门输入高电平,不能使用的方法为()。
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
如图所示,则F=()。
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。