根据已给出的二-十（BCD）进制优先权编码器功能表，试写出其VHDL程序。

CONSTANT T2：std_logic <= ’0’;

VHDL语言的变量和信号有什么区别？

早期的可编程逻辑器件包括（）。

语句type wr is（wr0，wr1，wr2，wr3，wr4，wr5）；定义了一个状态机变量wr，可以直接对wr赋值。

signal标识符合法吗？

Moore状态机输出只是状态机当前状态的函数，Mealy状态机输出为有限状态机当前值和输入值的函数

任何时序电路都以（）为驱动信号，时序电路只是在时钟信号的边沿到来时，其状态才发生改变。

完成下图所示的触发器。

图中给出了4位逐位进位全加器，请完成其VHDL程序。