用优化设计的逐级放大反相器链驱动负载的延迟时间tcas，并给出放大器的级数N。

四级反相器逐级相联，第一级为标准尺寸CMOS反相器，若后一级反相器的几何尺寸均为前一级的2倍（指栅宽），且最后一级反相器驱动的负载电容就等于最后一级反相器的栅电容，试计算信号通过四级反相器链的延迟时间。（设标准反相器的本征门延迟时间为）

画出用多米诺逻辑实现X=AB+C，Y=XD的电路图，并根据图中的输入，画出X，Y的波形（不考虑延迟）。

用预充电逻辑设计画出电路图。若电路内部结点电容C=5fF，负载电容CL=10fF.VDD=1V，试由下图输入信号画出的波形，并标出相应的电压值。

假设k丶N=2k丶p，试比较最坏工作情况下具有对称驱动能力的两输入与非门和两输入或非门的面积之比。

用标准反相器直接驱动负载的延迟时间tdir。

求图中电路从A到B的电容值，已知面电容值（fF/μm2）分别为：Cox为0.6，金属与衬底为0.03，多晶硅与衬底为0.045。

若该CMOS反相器的输出端接了一个60fF的电容，在20MHz工作频率下电路的功耗是多少？

P管几何尺寸为多少才能获得与N管相同的增益因子。

试写出图中F1和F2的逻辑表达式。