问答题

设某1μmCMOS工艺的参数如下

CMOS反相器的负载为相同尺寸的反相器时,反相器的门延迟时间是多少?计算中只考虑栅电容负载的影响。

您可能感兴趣的试卷

你可能感兴趣的试题

最新试题

试画出用预充电逻辑实现的电路原理图的电路图,并画出在一个时钟周期内,当A=1、B=0、C=1时,X的变化波形。

题型:问答题

2级反相器中管子的栅长和栅宽均为4μm,Cox=1fF/μm2,N管和P管工作在饱和区的等效电阻分别为Rn=27.5KΩ和Rp=82.5KΩ,求第一级反相器的下降延迟。

题型:问答题

假设k丶N=2k丶p,试比较最坏工作情况下具有对称驱动能力的两输入与非门和两输入或非门的面积之比。

题型:问答题

某CMOS微处理器有40万支晶体管,工作在20MHz频率下,工作电压为5V。假设该微处理器是由五个晶体管组成的基本门实现的,每个基本门的负载为0.1pF,试计算该芯片的动态功耗。这种计算方法是否正确?如果不正确,试提出改正方案。

题型:问答题

设1μmCMOS工艺的参数为:栅氧化层厚度35nm,栅氧化层介电常数ε0εox为3.45x10-13F/cm,电子迁移率500cm2/V.s空穴迁移率200cm2/V.s,阈值电压Vtn=-Vtp=0.8V晶体管最小栅宽3μm,电源电压3V,有两个反相器相连(栅长相等),前一级为最小尺寸,后一级宽长比为前一级的3倍,驱动的负载CL=10fF,试求反相器链的延迟时间。

题型:问答题

画出用多米诺逻辑实现X=AB+C,Y=XD的电路图,并根据图中的输入,画出X,Y的波形(不考虑延迟)。

题型:问答题

试写出图中W、X、Y、Z的逻辑表达式。

题型:问答题

画出图中版图的电路原理图。

题型:问答题

四级反相器逐级相联,第一级为标准尺寸CMOS反相器,若后一级反相器的几何尺寸均为前一级的2倍(指栅宽),且最后一级反相器驱动的负载电容就等于最后一级反相器的栅电容,试计算信号通过四级反相器链的延迟时间。(设标准反相器的本征门延迟时间为)

题型:问答题

用优化设计的逐级放大反相器链驱动负载的延迟时间tcas,并给出放大器的级数N。

题型:问答题