简述如何利用计数器精确控制时序。

问答题简述如何利用计数器精确控制时序。

1.判断题语句type wr is（wr0，wr1，wr2，wr3，wr4，wr5）；定义了一个状态机变量wr，可以直接对wr赋值。

2.判断题CONSTANT T2：std_logic <= ’0’;

3.填空题（）状态机输出只依赖于器件的当前状态，与输入信号无关。

4.填空题任何时序电路都以（）为驱动信号，时序电路只是在时钟信号的边沿到来时，其状态才发生改变。

5.填空题进程必须位于（）内部，变量必须定义于（）内部。

6.填空题整型对象的范围约束通常用（）关键词，位矢量用downto/to关键词。

7.填空题VHDL程序的基本结构至少应包括实体、（）两部分和对库的引用声明。

8.问答题 图中给出了4位逐位进位全加器，请完成其VHDL程序。

9.问答题编写一个数值比较器VHDL程序的进程（不必写整个结构框架），要求使能信号g低电平时比较器开始工作，输入信号p=q，输出equ为‘0’，否则为‘1’。

10.判断题Moore状态机输出只是状态机当前状态的函数，Mealy状态机输出为有限状态机当前值和输入值的函数