判断题占空比的公式为:q=tw/T,则周期T越大占空比q越小。
您可能感兴趣的试卷
你可能感兴趣的试题
5.判断题8421码1001比0001大。
6.判断题方波的占空比为0.5。
7.单项选择题用二进制异步计数器从0做加法,计到十进制数178,则最少需要()个触发器。
A.2
B.6
C.7
D.8
E.10
8.单项选择题8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
9.单项选择题欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用()级触发器。
A.2
B.3
C.4
D.8
10.单项选择题一位8421BCD码计数器至少需要()个触发器。
A.3
B.4
C.5
D.10
最新试题
如图,此电路的输入端I0_L是低电平有效,输出A2A1A0是高电平有效,AVALID有效表示的是()。
题型:单项选择题
如图电路实现的逻辑函数是()。
题型:多项选择题
十进制数22.37对应的二进制数是()。
题型:单项选择题
BCD码译码器如果不允许输入大于9的数值的时候,当输入10时,输出为()。
题型:单项选择题
若n个变量的同或运算和异或运算结果相同,则n为奇数()
题型:判断题
十进制数178.5对应的余3码是()。
题型:单项选择题
如图电路,描述正确的是()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
题型:单项选择题