您可能感兴趣的试卷
你可能感兴趣的试题
A.50
B.60
C.80
D.100
A.截止区
B.放大区
C.饱和区
D.以上都可以
A.发射结正偏，集电结反偏
B.发射结，集电结均正偏
C.发射极，集电结均反偏
D.发射结反偏，集电结正偏
A.正常
B.短路
C.断路
D.被击穿
A.P型半导体和N型半导体材料本身不带电
B.P型半导体中，由于多数载流子为空穴，所以它带正电
C.N型半导体中，由于多数载流子为自由电子，所以它带负电
D.N型半导体中，由于多数载流子为空穴，所以它带负电
由理想二极管组成的电路如图所示，其A、B两端的电压为（）。
A.+6V
B.-6V
C.-18V
D.+18V
A.空穴
B.自由电子
C.自由电荷
D.空穴和自由电子
A.正向
B.双向
C.单向
D.反向
A.锗
B.塑料
C.铜
D.云母
A.输入电阻小，输出电阻大
B.输入电阻小，输出电阻小
C.输入电阻大，输出电阻小
D.输入电阻大，输出电阻大
最新试题
verilogHDL的基本结构中通常需要进行模块范围的定义，VerilogHDL的模块范围的定义的开始和结束方式是（）。
数字频率计采用4个数字的BCD码计数器，若采样时间0.01s，那么它能够测量的最大频率是多少？（）
MOSFET做放大器，要想正常工作只需用电路提供合理的偏置使其工作在饱和区即可。
现在定义了一个1位的加法器addbit（ci，a，b，co，sum），模块的结果用表达式表示为{co，sub}=a+b+ci，其中a，b为两个加数，ci为来自低位的进位，sum为和，co为向高位的进位，如果以此1位加法器构建四位加法器，同时定义顶层模块中的端口信号和中间变量的定义：下面通过层次调用的方式进行逻辑实现中的表达式正确的是（）。
CG放大器的性能描述合理的是（）。
以下哪个MOS放大器组态结构最适合用在电压信号处理系统的最后一级？（）
在verilogHDL的数字表达方式用，和十进制数127表示的数字相同的表达方式有（）。
在下图中如果输入输出均有电容耦合，则将RG的阻值由10MΩ替换为1MΩ时，栅极直流电压将会（），漏极直流电流将会（），输入电阻将会（）。
当VGS=0时，能够导通的MOS管为（）
已知Nexys4开发板外部时钟信号频率为100MHz，数字钟用来产生秒信号的时钟信号频率为1Hz，若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号，请问该计数器至少需要多少位？（）